Atividade

126568 - Teste e testabilidade de circuitos integrados digitais

Período da turma: 21/11/2024 a 27/11/2024

Selecione um horário para exibir no calendário:
 
 
Descrição: 20 horas (5 períodos)

Conteúdo:
• Falhas de manufatura e de operação de CIS; temporárias e permanentes
• Modelo de falhas
• Simulação de falhas
• Geração automática de padrões de teste
• Design-for-test
• Scab-path e scan-chain
• Autoteste Incorporado
• Teste de atraso

Bibliografia Básica:
"Computer Organization and Design, The Hardware/Software Interface”, David A. Patterson and John L. Hennessy Morgan Kaufmann ISBN 1-55860-428-428-6
Essentials of Electronic Testing for Digital, Memory and Mixed-Signal VLSI Circuits”, M. Bushnell and V. Agrawal, New York: Springer Science+Business Media, Inc., 2000
VLSI test principles and architectures : design for testability. Wu, Cheng-Wen; Wang, Laung-Terng; Wen, Xiaoqing. Elsevier/Morgan Kaufmann. 2006

Carga Horária:

20 horas
Tipo: Obrigatória
Vagas oferecidas: 35
 
Ministrantes: Bruno Cavalcante de Souza Sanches


 
 voltar

Créditos
© 1999 - 2025 - Superintendência de Tecnologia da Informação/USP