|
|
Atividade
| 126566 - Projeto físico e de layout de circuitos integrados |
| Período da turma: | 11/11/2024 a 19/11/2024
|
||||
|
|
|||||
| Descrição: | 20 horas (5 períodos)
Conteúdo: • Fluxo: do esquemático em nível de portas ao leiaute final do chip • Geração de planta-baixa e Posicionamento • Árvore de clock • Roteamento • Extração de circuito • Análise Estática de Timing • Verificação Física Bibliografia Básica: “Digital Integrated Circuits: A Design Perspective”, Jan Rabaey, Anantha Chandrakasan e Borivoje Nikolic, Prentice Hall, 2003 (Segunda edição) “VLSI physical design : from graph partitioning to timing closure”. Lienig, Jens; Kahng, Andrew B.; Hu, Jin; Markov, Igor L. Springer. 2011 “Digital VLSI Chip Design with Cadence and Synopsys CAD Tools”. Erik Brunvard, Addison-Wesley Publishing Company. United States. 2009. “Introduction to Place and Route Design in VLSIs”. Patrick Lee. 2006. “Electronic Design Automation (EDA) Using Cadence Virtuoso E-Book : EDA E-Book for VLSI Design and Automation”. Lalit Kanoje, Lalit Kanoje. 2023. |
||||
| Carga Horária: |
20 horas |
||||
| Tipo: | Obrigatória | ||||
| Vagas oferecidas: | 35 | ||||
| Ministrantes: |
Bruno Cavalcante de Souza Sanches |
 voltar |
|
Créditos © 1999 - 2025 - Superintendência de Tecnologia da Informação/USP |